Chiplet方案優勢及市場前景分析

架構優化+封裝升級雙管齊下，Chiplet 方案優勢凸顯。

Chiplet 是依托高級封裝技術實現芯片性能提升、成本可控的高效架構設計模式。目前主流系統級 SoC 方案是在單芯片（monolithic）方案集成具有特定功能的IP核，Chiplet方案在設計上延續 SoC 的異構集成概念，融合空間維度以合適的工藝節點將IP核切分為可模塊化組裝的小裸片（die），并通過先進封裝技術（比如 3D 堆疊、扇形封裝、微間距焊線技術等）實現系統級封裝。

Chiplet 方案可以自由選擇不同分區的工藝節點。主流SoC 單晶片系統中，不同功能和類型的電路單元只能采用同一種工藝節點，然而不同芯片的工藝需求不同，如邏輯芯片、模擬芯片、射頻芯片、存儲器等往往成熟制程節點是不同的，模擬芯片如果采用高級制程可能會導致漏電、噪聲等問題。Chiplet 模式下不同功能裸片，可自由選擇性價比更高的制程方案，并通過先進封裝來進行組裝，相比傳統 SoC 方案更具靈活性。

Chiplet 設計有利于提高良品率，解決晶體管微縮工藝接近極限和制造費用高企的問題。由于光掩模尺寸限制，傳統復雜 SoC 已接近硅單芯片的物理極限，同時先進制程由缺陷密度帶來的良率損失會增加，從而導致 SoC 芯片流片費用居高不下。根據WikiChip測算，缺陷密度一定時，小面積裸片良品率相對提升明顯，證明 Chiplet 方案將大裸片“切”成小裸片是提升單個晶圓良率的有效途徑。AMD 于 ISSCC 2020 重點展示的Gen2 EPYC處理器采用 Chiplet 方案，使用 14nm 成熟制程的 I/O 模塊節省固定成本，且相比SoC單芯片方案，內核數越大，芯片復雜程度越高，Chiplet 方案成本優勢越明顯。

相比傳統 SoC 芯片，Chiplet 方案進一步化繁就簡，強化IP 可復用性，有助于降低設計成本和產品開發周期。本質來說，Chiplet 是一種硅片級別的IP 復用，IP 核小芯片化后等同于經過設計和制程優化后生產出的硬件化產品，避免 SoC 方案形成系統級芯片后的軟硬件協同驗證、后端設計、流片制造、封裝測試等必要流程，有效減少設計、驗證和生產環節的開發風險和成本。同時 Chiplet 模式下可對芯片的不同單元進行選擇性迭代，迭代部分裸芯片后便可制作出下一代產品，大幅縮短產品上市周期。Chiplet 方案在架構設計和封裝技術環節上均已具備成熟的技術支撐，是在摩爾定律趨緩背景下的半導體工藝發展方向之一。1）AMD、Intel 相繼推出基于Chiplet 方案的第四代高性能服務器 CPU，代表主流廠商在大型系統級芯片的多層布局布線、裸片互聯結構等復雜設計問題上實現突破。2）多芯片封裝解決方案發展始于1980s，近年SIP、EMIB、3D-IC、異質集成等多芯片封裝技術的相繼突破，為 Chiplet 方案從技術構想走入現實奠定基礎。

Chiplet 方案在架構設計上彈性高，有望成為 HPC 和IoT 領域的優先解決方案。1）大數據、人工智能和物聯網加持下，高性能計算、機器學習、自動駕駛等新興應用加速高算力異構集成芯片需求增長。Chiplet 系統作為超級異構系統，先進的集成技術在3D空間的擴展可以極大提高芯片規模，如新世代服務器 CPU 采用的高內核數架構，極大提升處理器極限性能。據 Omdia 預計，2024 年計算領域將成為 Chiplet 的主要應用市場，收入占比達到92%。2）Chiplet 可提供一種 IoT 芯片的組裝化思路，在架構設計中更合理權衡功能和工藝，定制化組合產品有望解決 IoT 行業終端應用場景和技術需求碎片化的痛點。全球 Chiplet 市場增長勢頭強勁。根據 Omdia 測算，全球基于Chiplet 方案的半導體器件市場規模將從 2018 年 6.45 億美元攀升至 2024 年 58 億美元，CAGR 為44.20%。長期看，隨著各垂直領域智能化趨勢持續滲透，圖形處理、安全引擎、人工智能（AI）整合、低功耗物聯網控制器等各種異構應用處理器需求提升，2035 年全球市場規模將進一步成長至570億美元，2018-2035 年 CAGR 為 30.16%。