Chiplet優勢、應用及市場規模如何？

Chiplet 在設計成本、良率、制造成本、設計靈活性等方面優勢明顯。

與傳統 SoC 相比，Chiplet 在設計成本、良率、制造成本、設計靈活性等方面優勢明顯。1. Chiplet 能顯著提升良率。在高性能計算、AI 等方面的巨大運算需求下，芯片性能快速 提升，芯片中的晶體管數量也在快速增加，導致芯片面積不斷變大。對于晶圓制造工藝而言， 芯片面積越大，工藝的良率越低。由于每片 wafer 上都有一定概率的失效點，而對于晶圓工 藝來說，在同等技術條件下難以降低失效點的數量，因此被制造的芯片面積較大，失效點落 在單個芯片上的概率就越大，所以良率會下降。通過運用 Chiplet 的手段，可以將大芯片拆 解分割成幾顆小芯片，單個芯片面積變小，失效點落在單個小芯片上的概率將大大降低，從 而提高了制造良率。

2. Chiplet 能降低芯片制造成本。Chiplet 的核心思想是先分后合，先將單芯片中的功能塊 拆分出來，再通過先進封裝模塊集成為單芯片。將 SoC 進行 Chiplet 化之后，不同的芯粒可 以根據需要來選擇合適的工藝制程分開制造，然后再通過先進封裝技術進行組裝，不需要全 部都采用先進的制程在一塊晶圓上進行一體化制造，這樣可以極大地降低芯片的制造成本。

3. Chiplet 能提高芯片設計的靈活度，顯著降低設計成本。由于 Chiplet 芯粒可以獨立設計 和組裝，因此制造商可以根據自己的需要來選擇不同類型、不同規格和不同供應商的芯粒進 行組合，很大程度上提高了芯片設計的靈活性和可定制化程度；并且制造商可以依賴于預定 好的芯片工具箱來設計新產品，縮短芯片的上市時間。同時 The Linley Group 在《Chiplets Gain Rapid Adoption: Why Big Chips Are Getting Small》中提出，Chiplet 技術可以將 大型 7nm 設計的成本降低高達 25%；在 5nm 及以下的情況下，節省的成本更大。

Chiplet 方案目前在互聯與封裝兩塊還存在一定的難點。Chiplet 的關鍵是讓芯粒之間高速 互聯，因此芯片設計公司在設計芯粒之間的互聯接口時，需要保證高數據吞吐量與低數據延 遲和誤碼率，同時還要考慮能效和連接距離。Chiplet 方案對封裝工藝也有更高的要求，主 要由于第一封裝體內總熱功耗將顯著提升；第二芯片采用 2.5D/3D 堆疊，增加了垂直路徑熱 阻；第三更加復雜的 SiP，跨尺度與多物理場情況下熱管理設計復雜。以上要求都給 Chiplet 技術的發展增加了難點。

在高性能計算領域，Chiplet 是滿足當下對算力需求的關鍵技術。運用 Chiplet 技術，一方 面通過 Die to Die 連接和 Fabric 互聯網絡，能夠將更多算力單元高密度、高效率、低功耗 地連接在一起，從而實現超大規模計算；另一方面，通過將 CPU、GPU 和 NPU 高速連接在同一 個 Chiplet 中，實現芯片級異構系統，可以極大提高異構核之間的傳輸速率，降低數據訪問 功耗，從而實現高速預處理和數據調度；同時，其采用非先進制程構建 Cache（位于 CPU 與 內存之間的臨時存儲器），提高片上 Cache 的容量和性價比，并通過 3D 近存技術，降低存儲 訪問功耗，從而滿足大模型參數需求。 從下游應用場景來看，服務器、自動駕駛領域是比較適合 Chiplet 落地場景，消費電子由于 對輕薄、功耗要求較高，不太適合應用 Chiplet。隨著近年來高性能計算、人工智能、5G、 汽車、云端等新興市場的蓬勃發展，對于算力的需求持續攀升，僅靠單一類型的架構和處理 器無法處理更復雜的海量數據，“異構”正在成為解決算力瓶頸關鍵技術方向。Chiplet 技術 目前主要聚焦于 HPC 高性能計算與 AI 人工智能領域，隨著算力、存儲等需求升級，Chiplet 有望在未來市場上得到更加廣泛的應用。 國際巨頭廠商已經布局 Chiplet 在高性能計算領域的應用。英特爾于 2022 年底發布了數據 中心 GPU Max，是英特爾針對高性能計算加速設計的第一款 3D GPGPU，在一顆芯片里集成了 47 顆芯粒，有 5 種制程，以此獲得比上一代高出三倍性能的提升。

AMD 在這個方向走在了更前面，目前已經發布了第一個數據中心 APU（Accelerated Processing Unit，加速處理器）產品 MI300，其采用 Chiplet 技術，在 4 塊 6 納米芯片上， 堆疊了 9 塊 5 納米的計算芯片。AMD 表示，相較于上一代的 Instinct MI250，提升了 8 倍的 AI 訓練算力和 5 倍的 AI 能效。 蘋果則與臺積電合作開發了 UltraFusion 封裝技術，也是一種類似 Chiplet 的技術，能同時 傳輸超過 1 萬個信號，芯片間的互連帶寬可達 2.5TB/s，超出了 UCIe 1.0 的標準。蘋果此前發布的 M1 Ultra 芯片將兩個 M1 Max 芯片的裸片，采用 UltraFusion 封裝技術進行互連，其 CPU 核心數量增加至 20 個，而 GPU 核心數量更是直接增加至 64 個。M1 Ultra 的神經網絡引 擎也增加至 32 核，能夠帶來每秒 22 萬億次的運算能力。

以 ChatGPT 為代表的的 AI 應用蓬勃發展，對上游 AI 芯片算力提出了更高的要求，而運用 Chiplet 模式的異構集成方案，可以通過將通用需求與專用需求解耦，大幅降低芯片設計投 入門檻及風險，有效解決下游客戶在算法適配、迭代周期、算力利用率、算力成本等各方面 難以平衡的核心痛點。將支持人工智能的不同功能的芯片，如 GPU、CPU、加速器等，通過 Chiplet 的方式進行組合，可以構建出更高效的 AI 加速器系統。國際巨頭廠商與國內領先廠 商均在 Chiplet 技術于 AI 芯片的運用做了不同突破。 英偉達使運用 Chiplet 技術制作 AI 芯片的領先企業，其于 2022 年發布的 H100 GPU 芯片就 是臺積電 4nm 工藝和 Chiplet 技術融合的創新之作。英偉達通過 Chiplet 技術將 HBM3 顯存 子系統集成到芯片里，可提供 3TB/s 的超高顯存帶寬，是上一代產品帶寬的近兩倍。同時借 助 4nm 先進制程，H100 GPU 芯片在 814 平方毫米的芯片面積里容納 800 億個晶體管，無論是 性能還是延遲，相較于上一代 A100 GPU 芯片都有巨大的提升。

英偉達另一款 AI 芯片 GH200 與 H100 屬于同一際代，但應用場景有所不同。英偉達 H100 的 架構以 GPU 為主，重點用于數據運算和推理。GH200 架構采用 CPU+GPU 異構計算方式。GH200 采用 NVLink-C2C 技術方案，通過 Chiplet 工藝將基于 Arm 的 NVIDIA Grace CPU 與 NVIDIA H100 Tensor Core GPU 整合在了一起，實現流暢互連。具體來說，GH200 超級芯片將 72 核 的 Grace CPU、H100 GPU、96GB 的 HBM3 和 512 GB 的 LPDDR5X 集成在同一個封裝中，擁有高 達 2000 億個晶體管。這種組合提供了 CPU 和 GPU 之間高達 900G/s 的數據帶寬，為某些內存 受限的工作負載提供了巨大的優勢。相較 PCIe5，NVLink-C2C 在能效方面提升 25 倍，面積效 率提升 90 倍。

AMD 的 MI300 加速器也運用了 Chiplet 技術，是業內首款 CPU+GPU 異構計算的存算一體芯片。 MI300 加速器專為領先的高性能計算（HPC）和 AI 性能而設計，這款加速卡采用 Chiplet 設 計，擁有 13 個小芯片，基于 3D 堆疊，包括 24 個 Zen4 CPU 內核，總共包含 128GB HBM3 顯存和 1460 億晶體管，性能上比此前的 MI250 提高了 8 倍,在功耗效率上提高了 5 倍。

中國首款基于 Chiplet 的 AI 芯片“啟明 930”為北極雄芯開發，該芯片采用 12nm 工藝生產， 中央控制芯粒采用 RISC-V CPU 核心，可通過高速接口搭載多個功能型芯粒，并基于全國產 基板材料以及 2.5D 封裝，做到算力可拓展，提供 8~20TOPS（INT8）稠密算力來適應不同場 景，目前已與多家 AI 下游場景合作伙伴進行測試。

Chiplet 技術被視為“異構”技術的焦點，也是當下最被企業所認可的新型技術之一。2022 年 3 月，英特爾、AMD、Arm、高通、三星、臺積電、日月光、Google Cloud、Meta、微軟等 全球領先的芯片廠商共同成立了 UCIe 聯盟，旨在建立統一的 die-to-die 互聯標準，促進 Chiplet 模式的應用發展，目前聯盟成員已有超過 80 家半導體企業，越來越多的企業開始研 發 Chiplet 相關產品。UCIe 在解決 Chiplet 標準化方面具有劃時代意義，標志著產業化落地 開始。

中國首個原生 Chiplet 技術標準《小芯片接口總線技術要求》于 2022 年 12 月發布，該標準 有助于行業規范化、標準化發展，為賦能集成電路產業打破先進制程限制因素，提升中國集 成電路產業綜合競爭力，加速產業進程發展提供指導和支持。 根據 Gartner 數據統計，基于 Chiplet 的半導體器件銷售收入在 2020 年僅為 33 億美元， 2022 年已超過 100 億美元，預計 2023 年將超過 250 億美元，2024 年將達到 505 億美元，復 合年增長率高達 98%。超過 30%的 SiP 封裝將使用芯粒（Chiplet）來優化成本、性能和上市 時間。MPU 占據 Chiplet 大部分應用應用場景，Omdia 預測 2024 年用于 MPU 的 Chiplet 約占 Chiplet 總市場規模的 43%。

先進封裝是實現 Chiplet 的前提，Chiplet 對先進封裝提出更高要求。根據 Yole 數據統計， 2021 年先進封裝市場收入達 321 億美元，預計 2027 年將實現 572 億美元，復合年增長率為 10%。Chiplet 的實現需要依托于先進封裝，在芯片小型化的設計過程中，需要添加更多 I/O 與其他芯片接口，裸片尺寸有必要保持較大且留有空白空間，導致部分芯片無法拆分，芯片 尺寸小型化的上限被 pad（晶片的管腳）限制。并且單個晶片上的布線密度和信號傳輸質量 遠高于 Chiplet 之間，要實現 Chiplet 的信號傳輸，就要求發展出高密度、大帶寬布線的“先 進封裝技術”。先進封裝市場的快速發展為 Chiplet 市場的發展提供了技術基礎。