Chiplet分類、優勢、國產化意義及趨勢分析

想了解更多相關內容，可以下載報告《半導體Chiplet專題分析：提質增效，助力國產半導體彎道超車》查看，以下內容都是根據該報告總結的，僅供參考。

Chiplet可分為： 1）MCM：Multi-Chip Module，多芯片組件。MCM將多顆裸芯片連接于同一塊基板（陶瓷、硅、金屬基板）， 并封裝到同一外殼。往下可細分為金字塔堆疊MCM和TSV（硅通孔）堆疊MCM。 2）InFO：Integrated Fan-Out，集成扇出封裝。InFO指集成多顆進行扇出型封裝，所謂扇出（ Fan-Out ），指 Die表面的觸點擴展到Die的覆蓋面積之外，增加了凸點布臵的靈活性并增多了引腳數量。InFO與MCM的區別 在于InFO強調扇出封裝。 3）2.5D CoWoS：Chip on Wafer on Substrate，即從上往下為小芯片-interposer（轉接板，硅wafer或其他材料）- IC載板。其與InFO區別在于，2.5D CoWoS多了一層interposer，InFO通常無interposer。 需注意，以上三種封裝并無嚴格界限，其區別在于每一種形式側重的封裝要素不同。

Chiplet優勢： 性能提升：3D 堆疊。通過堆疊，可以實現單位面積上晶體管數量增加，從而提高算力。  存儲限制：類似“外掛”，提升存儲容量；  異構互聯：芯片復雜度、集成度可以進一步提升。傳統形式下單顆芯片面積很難超過800平方毫米。 研發周期：Chiplet可以使得核心芯片（chip）共用，縮短設計周期；  成本優化：不同功能芯片實現成本最優制程匹配。

美國制裁中國14nm以下先進制程。2020年，美國將中芯國際列入“實體清單”，限制中芯國際14nm及以下制 程的擴產。在此背景下，國產14nm制程產能處于存量、無法擴張的狀態。在此背景下，Chiplet國產化意義： 1）Chiplet可提升國產14nm良率、規避美國限制。Chiplet通過“化整為零”縮小單顆die面積——die面積越小， 單片晶圓上的缺陷數量不變的情況下，壞點落在單顆die上對整片晶圓面積的影響比重，在減少，即良率越來 越高。國產廠商采用Chiplet，在國產14nm產能為存量的局面下，提升了實際的芯片產出——部分規避了美國 的限制。 2）Chiplet增加了晶圓供給來源，進一步規避美國限制。原先，單顆SoC使用的是統一的、與CPU制程一致的先 進制程；Chiplet則對核心CPU chip采用先進制程，其他如I/O芯片、存儲芯片，用更成熟的制程。就國產而言， Chiplet減少了14nm寶貴晶圓的用量，部分地用28甚至45nm制程制作非核心的芯片，增加了晶圓供給來源。

3）Chiplet可提升芯片性能，突破美國先進制程的封鎖。通常意義上，單位面積晶體管數量越多，芯片性能越 強。據Wikichip，臺積電14nm每mm²晶體管數量在28.88百萬個，10、7nm晶體管數量分別達到52.51、91.20百萬 個，分別是14nm數量的1.8、3.2倍。Chiplet通過將兩顆14nm芯片堆疊，實現單位面積晶體管數量翻倍。按臺積 電規格簡單測算，兩顆14nm堆疊后的晶體管數量達到57.76百萬個，接近10nm的數量水平——故從性能上大體 接近10nm芯片性能。對于中國而言，兩顆14nm芯片堆疊，可以向下突破美國14nm制程的封鎖，實現接近10nm 工藝的性能。

當前AI芯片呈現幾大趨勢： 1）制程越來越先進。從2017年英偉達發布Tesla V100 AI芯片的12nm制程開始，業界一直在推進先進制程在AI 芯片上的應用。英偉達、英特爾、AMD一路將AI芯片制程從16nm推進至4/5nm。 2）Chiplet封裝初露頭角。2022年英偉達發布H100 AI芯片，其芯片主體為單芯片架構，但其GPU與HBM3存儲 芯片的連接，采用Chiplet封裝。在此之前，英偉達憑借NVlink-C2C實現內部芯片之間的高速連接，且Nvlink芯 片的連接標準可與Chiplet業界的統一標準Ucle共通。而AMD2023年發布的Instinct MI300是業界首次在AI芯片上 采用更底層的Chiplet架構，實現CPU和GPU之間的連接。 3）2020年以來頭部廠商加速布局。AI芯片先行者是英偉達，其在2017年即發布Tesla V100芯片，此后2020以來 英特爾、AMD紛紛跟進發布AI芯片，并在2022、2023年接連發布新款AI芯片，發布節奏明顯加快。