芯原股份發(fā)展歷程、主要業(yè)務、經(jīng)營模式與收入分析

半導體 IP 領(lǐng)軍，賦能設計制造全流程。

1. 國內(nèi)半導體 IP 領(lǐng)軍，產(chǎn)品矩陣完備

芯原股份是國內(nèi)依托自主半導體 IP，為客戶提供平臺化、全方位、一站式芯片定制服 務和半導體 IP 授權(quán)服務的企業(yè)。憑借超過 20 年的半導體 IP 研發(fā)積累，和芯片設計平臺即 服務（Silicon Platform as a Service, SiPaaS）模式，公司為芯片設計公司、IDM 廠商、 系統(tǒng)廠商、互聯(lián)網(wǎng)廠商和 CSP 等客戶提供覆蓋“設計-制造-封測”全流程的半導體產(chǎn)品解 決方案，覆蓋消費電子、物聯(lián)網(wǎng)、數(shù)據(jù)處理、汽車電子、計算機及周邊、工業(yè)等領(lǐng)域。 創(chuàng)始人戴偉民為芯片界“戴氏三兄妹”之一，三人均深耕芯片設計。“戴氏三兄妹” 分別為大哥戴偉民、二哥戴偉進、及三妹戴偉立，均畢業(yè)于加州大學伯克利分校。 戴偉民辭任終身教授職位回國創(chuàng)辦芯原。戴偉民為加州大學伯克利分校電機工程博士， 取得博士學位后赴加州大學圣克魯茲分校任教。1995 年，戴偉民創(chuàng)辦了 Ultima，2000 年， Ultima 與 BTA（美國伯克利技術(shù)公司）合并為 Celestry（2020 年被 Cadence 以 1.35 億美 元收購）。2001 年，戴偉民辭去終身教授職位，回國創(chuàng)辦芯原微電子。 戴偉立、戴偉進同為知名芯片設計公司創(chuàng)始人。1995 年，戴偉立與丈夫創(chuàng)辦 Marvell （市值超 4000 億人民幣的 Fabless 廠商）。1996 年，戴偉進聯(lián)合創(chuàng)立 Silicon Perspective （EDA 公司），2001 年被 Cadence 以約 5 億美元收購；2007 年，戴偉進二次創(chuàng)業(yè)，創(chuàng)立 GPU IP 企業(yè)美國圖芯，2016 年被芯原以 5752.85 萬美元收購，戴偉進加入芯原擔任高管。

IP 為公司業(yè)務基石。IP 通常指應用在芯片中且具有特定功能、可復用的電路模塊。按 照設計實現(xiàn)方式，可分為軟核、硬核和固核。1）軟核（靈活度最高，可設計性強）：獨立 于制造工藝的寄存器傳輸級（RTL）代碼；2）硬核（靈活度低，拿來即用）：是經(jīng)過系統(tǒng)設計驗證、物理版圖設計驗證和工藝制造獲得的半成品或產(chǎn)品，性能確保但靈活度低；3） 固核（介于兩者之間）：通常以邏輯門級網(wǎng)表的形式提交，比硬核更具靈活度。 芯原股份是國內(nèi)第一、全球第八的設計 IP 廠商，已形成豐富的 IP 積累和領(lǐng)先的設計 能力。產(chǎn)品積累方面，公司已擁有 6 大類處理器 IP、智能像素處理平臺、基于 FLEXA 的 IP 子系統(tǒng)，以及 1600+數(shù)模混合 IP 和多種物聯(lián)網(wǎng)連接（含射頻）IP。工藝制程方面，公司 擁有從先進 5nm FINFET 到傳統(tǒng) 250nm CMOS 工藝節(jié)點的芯片設計能力，先進工藝節(jié)點 14nm/10nm/7nm/6nm/5nm FinFET 和 28nm/22nm FD-SOI 成功流片，實現(xiàn) 5nm 系統(tǒng)級芯 片一次流片成功，多個 5nm/4nm 一站式服務項目正在執(zhí)行。

2.產(chǎn)業(yè)鏈分工細化，SiPaaS 模式順應趨勢

SiPaaS 模式來自半導體產(chǎn)業(yè)鏈發(fā)展與變革，IP 需求增長為產(chǎn)業(yè)趨勢。SiPaaS 模式指： 公司自身不設計終端產(chǎn)品，而是自主設計、擁有各類集成電路 IP，通過對各類 IP 進行工藝 節(jié)點、性能和軟件等系統(tǒng)級優(yōu)化，打造靈活可復用的芯片設計平臺，向客戶交付 IP 產(chǎn)品或 提供設計+量產(chǎn)制造管理等服務，降低客戶的設計時間、成本和風險。 地位中立，類似于芯片開發(fā)的“賣鏟人”。公司 SiPaaS 模式使公司處于中立地位，這 種商業(yè)模式 1）擴大了上下游朋友圈，不直接開發(fā)處理器與客戶產(chǎn)生競爭關(guān)系；2）避免承 擔因為產(chǎn)品開發(fā)失敗或銷售不利帶來的風險；3）保持公司“輕量化”，專注于 IP 開發(fā)與 芯片服務。

中觀層面：三次半導體產(chǎn)業(yè)鏈變革，精細化分工為必然趨勢。復盤半導體產(chǎn)業(yè)鏈發(fā)展， 隨著集成電路規(guī)模的不斷擴大和晶體管體積的不斷縮小，各環(huán)節(jié)職能細化為大趨勢。 產(chǎn)業(yè)外包，IDM 廠商崛起（20 世紀 70 年代）：美國將半導體系統(tǒng)裝配、封測等利潤 較低的環(huán)節(jié)轉(zhuǎn)移到日本等低成本地區(qū)。借助家用電子市場對半導體技術(shù)及產(chǎn)量的需求不斷 完善產(chǎn)業(yè)鏈，最終在家電領(lǐng)域?qū)崿F(xiàn)突破，半導體產(chǎn)業(yè)第一次變革。變革使得半導體產(chǎn)業(yè)鏈 向日本轉(zhuǎn)移，造就了索尼、東芝、日立等企業(yè)，擁有芯片設計和生產(chǎn)能力的 IDM 快速發(fā)展。 第一次分化（20 世紀 80 年代至 90 年代）：隨著日本經(jīng)濟下行，以及美國將半導體產(chǎn) 業(yè)鏈分解至更多低成本的東亞地區(qū)，半導體產(chǎn)業(yè)鏈出現(xiàn)第一次分化，美國、日本半導體企 業(yè)由IDM模式逐漸轉(zhuǎn)型為只負責設計Fabless模式。產(chǎn)業(yè)鏈的分化造就了中國臺灣臺積電、 聯(lián)電等（注重晶圓制造），韓國三星、海力士等（聚焦存儲）。同時，為了滿足 Fabless 廠商和晶圓廠之間的技術(shù)銜接需求，芯片設計服務行業(yè)誕生。 設計環(huán)節(jié)進一步精細化（21 世紀初-至今）：終端產(chǎn)品多樣化帶來芯片種類的多樣化； 同時，集成電路規(guī)模快速上升、制程不斷推進，設計復雜度快速提升。設計環(huán)節(jié)進一步分 化出半導體 IP 產(chǎn)業(yè)，與原有芯片設計服務行業(yè)相融合，造就了 ARM、Synopsys、Cadence、 芯原股份、創(chuàng)意電子、智原等半導體 IP 供應商及設計服務商。

微觀層面：制程演進帶來集成電路規(guī)模不斷提升，單顆芯片所需 IP 量進一步上升。隨 著先進制程的演進，集成電路中晶體管數(shù)量大幅提升，芯片復雜度提升的趨勢下，盡管 SoC 和 Chiplet 設計思路不同，但都指向模塊化降低設計難度，單顆芯片中所需的 IP 數(shù)量大幅 增加。當前，IP 在集成電路設計與開發(fā)工作中已成為不可或缺的要素。 先進工藝制程 IC 設計成本急劇上升。先進工藝節(jié)點下芯片的設計成本和設計風險大幅 提升，根據(jù)芯原股份招股書，成熟應用期的 28nm 芯片設計成本僅為 0.26 億美元，而當前 處在主流應用期的 5nm 芯片設計成本為 4.26 億美元。高投入使芯片設計公司需要一定的 “保險”措施支撐來防范風險，而設計服務商具備設計-生產(chǎn)制造管理協(xié)同的完備能力，一 站式芯片定制服務和經(jīng)驗證的半導體 IP 成為越來越多芯片設計公司的選擇。

3.IP 復用性強毛利高，量產(chǎn)業(yè)務規(guī)模效應顯著

公司主營業(yè)務為一站式芯片定制業(yè)務、半導體 IP 授權(quán)業(yè)務。 一站式芯片定制服務包括芯片設計業(yè)務、芯片量產(chǎn)業(yè)務。①芯片設計業(yè)務：公司根據(jù) 客戶要求進行芯片設計，并委托制造環(huán)節(jié)供應商（晶圓廠、封裝廠、測試場）完成樣片生 產(chǎn)，驗證過后向客戶交付樣片獲得相關(guān)設計收入。②芯片量產(chǎn)服務：樣片達標后，客戶將 后續(xù)量產(chǎn)環(huán)節(jié)外包給公司，公司提供委外生產(chǎn)+生產(chǎn)管理服務，向客戶交付批量的芯片/晶 圓片成品，獲得相關(guān)收入。 半導體 IP 授權(quán)業(yè)務包含知識產(chǎn)權(quán)授權(quán)使用費收入、特許權(quán)使用費收入。公司將自有的 半導體 IP 以單個 IP 或 IP 平臺的方式授權(quán)給客戶使用，在客戶芯片設計階段，客戶向公司 支付固定的知識產(chǎn)權(quán)授權(quán)使用費；客戶完成芯片設計并量產(chǎn)后，公司按該芯片 的銷量獲取特許權(quán)使用費。

一站式芯片定制、IP 授權(quán)收入占比約為 7：3，AI 將帶來顯著彈性。過去 5 年，公司 一站式芯片定制業(yè)務收入占比約 70%、IP 授權(quán)約為收入占比約 30%。2024 年，公司芯片 設計業(yè)務收入 7.25 億元，其中 AI 算力相關(guān)的收入達到 4.95 億元，占比約 68%。公司收入 增長的底層邏輯為基于公司 IP 設計的芯片產(chǎn)品的銷量增長，后續(xù)由 AI 驅(qū)動的下游終端產(chǎn) 品創(chuàng)新必將帶來爆款產(chǎn)品的出現(xiàn)，對特許權(quán)使用費、量產(chǎn)收入帶來顯著拉動。 動能一：布局廣泛，充分受益于各類下游產(chǎn)品的增長。公司 IP 種類全球第二，VPU 全 球領(lǐng)先，據(jù) 2024 年報，搭載公司 GPU、NPU IP 的芯片分別累計出貨超過 20 億、1 億顆。 廣泛布局 AIGC、汽車電子、可穿戴設備、數(shù)據(jù)中心和物聯(lián)網(wǎng)等下游，獨有的上游地位使公 司不必押注單一產(chǎn)品或賽道，而是充分受益于下游領(lǐng)域內(nèi)任一產(chǎn)品的爆發(fā)。 動能二：靜態(tài)估計特許權(quán)使用費有數(shù)倍空間。根據(jù) ARM FY2025 數(shù)據(jù)，License 及相 關(guān)收入與 Royalty 相關(guān)收入接近 1:1，分別對應公司知識產(chǎn)權(quán)授權(quán)使用收入、特許權(quán)使用費收入。我們認為，在智駕、可穿戴設備及 AI ASIC 等因素推動下，IP 授權(quán)業(yè)務有望展現(xiàn)規(guī) 模效應，對標 ARM，靜態(tài)看公司特許權(quán)使用費仍有 6 倍以上空間；若樂觀估計（將芯片設 計收入同樣納入 License 范疇），則有 13 倍空間。

IP 授權(quán)業(yè)務貢獻約七成毛利，利潤彈性來自規(guī)模效應+渠道優(yōu)勢。與收入結(jié)構(gòu)相反，一 站式芯片定制業(yè)務與 IP 授權(quán)的毛利貢獻約為 3：7；一方面，IP 授權(quán)業(yè)務直接體現(xiàn) SiPaaS 模式下 IP 高復用性，同款 IP 復用至多種終端產(chǎn)品，高毛利凸顯規(guī)模效應；另一方面，設 計+量產(chǎn)業(yè)務體現(xiàn)公司與制造端合作緊密，在產(chǎn)品設計-驗證-量產(chǎn)全流程上具備渠道優(yōu)勢。

研發(fā)強度持續(xù)提升，推動多領(lǐng)域前瞻布局。2024 年，公司研發(fā)費用為 12.5 億元，創(chuàng) 歷史新高，研發(fā)費用率達到 54%。2025 年，定增 18 億元用于研發(fā) AIGC、智慧出行領(lǐng)域 Chiplet 解決方案，及面向 AIGC、圖形處理等場景的 IP，致力于推進“IP 芯片化 IP as a Chiplet”、“芯片平臺化 Chiplet as a Platform”和“平臺生態(tài)化 Platform as an Ecosystem”。

公司在研項目總規(guī)模 26 億元，AI、接口 IP 為重要方向。截至 2024 年末，公司共有 18 個在研項目，其中 AI 相關(guān)項目 5 個，總投資規(guī)模接近 15 億元。此外，接口 IP 同樣為 重要布局方向，在研項目 2 個，總投資規(guī)模超過 2 億元，涉及 Chiplet 應用、數(shù)據(jù)中心、 ADAS、AIGC 等前沿應用場景。在芯片系統(tǒng)化趨勢下，接口 IP 成為新的重要發(fā)展方向， 我們認為，后續(xù)公司將會加大在接口領(lǐng)域的布局。

對標臺系廠商，研發(fā)高峰過后，利潤釋放規(guī)模效應可期。中國臺灣廠商智原科技、創(chuàng) 意電子，業(yè)務模式與公司基本對標。2024 年兩家公司營收分別為 26 億、59 億元人民幣， 凈利率分別為 10%/14%。我們認為，芯原當前還處在研發(fā)投入強度較高階段，隨著下游需 求放量+研發(fā)峰值過后，芯原營收規(guī)模將增大、研發(fā)費用率逐步回落，釋放利潤空間。