半導體封裝作用、分類及技術演變歷史回顧

先進封裝可以實現芯片高密度集成，高速互聯。

半導體封裝，即將通過測試的晶圓按照產品型號及功能需求加工得到獨立芯片的過程，是半 導體制造的關鍵環節。封裝不僅能從機械、熱和環境方面保護芯片，還能促進可靠的芯片間 通信、供電，提供穩定的測試和系統集成平臺。 半導體封裝的主要作用是電氣連接和保護半導體芯片免受元件影響。封裝技術將芯片用絕緣 的塑料或陶瓷材料打包，以防止空氣中的雜質對芯片電路的腐蝕而造成電氣性能下降。另外， 封裝還可以實現從芯片到系統之間的電氣和機械連接，為芯片提供信號的輸入和輸出通路， 同時將芯片可靠地連接至系統，以確保使用時芯片和系統之間連接良好。

半導體封裝一般分為傳統封裝和先進封裝，其中傳統封裝主要是指將晶圓切割為晶粒（Die） 后，使晶粒貼合到相應的基板架的小島（LeadframePad）上，再利用導線將晶片的接合焊盤 與基板的引腳相連（WireBond），實現電氣連接，最后用外殼加以保護（Mold，或 Encapsulation）。主要包含 DIP、SOP、TO、QFP、DFN、BGA 等封裝形式。封裝形式主要是利 用引線框架作為載體，采用引線鍵合互連的形式。

先進封裝一般指將不同系統集成到同一封裝內以實現更高效系統效率的封裝技術，是對應于 先進晶圓制程而衍生出來的概念，先進封裝能夠實現芯片的整體性能（包括傳輸速度、運算 速度等）的提升，相對輕松地實現芯片的高密度集成、體積的微型化和更低的成本。因此先 進封裝在提高芯片集成度、縮短芯片距離、加快芯片間電氣連接速度以及性能優化的過程中 扮演了重要角色。先進封裝主要包括倒裝（FlipChip），凸塊（Bumping），晶圓級封裝 （Waferlevelpackage），2.5D 封裝（interposer，RDL 等），3D 封裝（TSV）等封裝技術。

封裝技術一個簡化的演變過程是：DIP>QFP>BGA>POP/SiP>WLP。從發展歷史來看，半導體封裝 技術的發展趨勢可以歸納為有線連接到無線連接，芯片級封裝到晶圓級封裝，二維封裝到三 維封裝。由于封裝技術需要滿足電子產品小型化、輕量化、高性能等需求，因此，封裝技術 未來發展趨勢是高密度、高腳位、薄型化、小型化。具體劃分可以將封裝技術分為引線鍵合、 倒裝、晶圓級封裝、2.5D 封裝和 3D 封裝。

引線鍵合（WireBonding）：開發在 20 世紀 50 年代，至今仍在使用，它是一種互連技術，引 線鍵合的連接方式是將芯片的正面朝上，通過引線(包括鋁、銅、銀、金線)將芯片與線路板 連接。使用焊球和細金屬線將印刷電路板(PCB)連接到芯片（包含集成電路的硅方塊）。目前， 引線鍵合技術因成本相對低廉，仍是主流的封裝互聯技術，但它不適合對高密度、高頻有要 求的產品。目前引線鍵合廣泛應用于集成電路、LED 燈、功率模塊、傳感器等領域。 常用的引線鍵合方式有 3 種，分別是熱壓鍵合、超聲鍵合和熱聲鍵合。熱壓鍵合焊是利用加 壓和加熱的方法，使得金屬絲與焊區接觸面的原子間達到原子間的引力范圍，從而達到鍵合 的目的，常用于金絲的鍵合。超聲鍵合焊是利用超聲波（60～120kHz）發生器使劈刀發生水 平彈性振動，同時施加向下的壓力，使得劈刀在這兩種力的作用下帶動引線在焊區金屬表面 迅速摩擦，引線受能量作用發生塑性變形，與鍵合區緊密接觸而完成焊接，常用于鋁絲的鍵 合。熱聲鍵合焊主要用于金絲和銅絲的鍵合。它也采用超聲波能量，但是與超聲鍵合焊不同 的是鍵合時要提供外加熱源，鍵合絲線不需要磨蝕掉表面氧化層。外加熱量的目的是激活材 料的能級，促進兩種金屬的有效連接以及金屬間化合物的擴散和生長。

倒裝（Flip Chip）：倒裝芯片技術起源于 IBM，IBM 公司在 1960 年研制開發出在芯片上制作 凸點的倒裝芯片焊接工藝。它使用面朝下的芯片，其整個表面區域用于通過將 PCB 與芯片粘 合的焊料“凸塊”進行互連。隨著倒裝技術的成熟應用，目前全世界的倒裝芯片消耗量超過年 60萬片，且以約50%的速度增長，3%的晶圓封裝用于倒裝芯片凸點技術，幾年后可望超過20%。 倒裝芯片元件主要用于半導體設備，無源濾波器、探測天線、存儲器裝備也開始使用倒裝芯 片技術 倒裝芯片具有小尺寸、功能增強、性能增加、可靠性提高低成本等優點，但倒裝凸點芯片適 應性有限，由于芯片與基底之間的底部填充材料使連接抵抗熱疲勞的性能顯著提高，如果沒 有底部填充，則熱疲勞將是倒裝芯片主要的可靠性問題。

晶圓級封裝（Wafer Level Packaging）：晶圓級封裝技術源自于倒裝芯片，晶圓級封裝的開 發主要是由集成器件制造廠家（IBM）率先啟動。傳統封裝首先將硅晶圓“切割”成單獨的芯 片，然后將芯片附著到 PCB 上并建立電氣連接，而晶圓級封裝則直接在晶圓上進行大多數或 是全部的封裝測試程序，之后再進行切割(singulation)制成單顆組件。而重新分配 (redistribution)與凸塊(bumping)技術為其 I/O 繞線的一般選擇。WLP 的主要應用范圍為 Analog IC(累比 IC)、PA/RF(手機放大器與前端模塊)與 CIS(CMOS Image Sensor)等各式半 導體產品，部分 NOR Flash/SRAM 也采用 WLP 封裝。 一般的 WLP 技術有兩種類型：“扇入式”（Fan-in）和“扇出式”（Fan-out）晶圓級封裝。扇入型（Fan-In）將整片晶圓芯片進行封裝測試，之后再切割成單顆芯片，封裝尺寸與芯片尺 寸大小相同。扇出型（Fan-out）初始用于將獨立的裸片重新組裝或重新配置到晶圓工藝中， 并以此為基礎，通過批量處理、構建和金屬化結構，如傳統的扇入式 WLP 后端處理，以形成 最終封裝。扇出式 WLP 可根據工藝過程分為芯片先上（Die First）和芯片后上（Die Last）, 芯片先上工藝，簡單地說就是先把芯片放上，再做布線（RDL），芯片后上就是先做布線，測 試合格的單元再把芯片放上去，芯片后上工藝的優點就是可以提高合格芯片的利用率以提高 成品率，但工藝相對復雜。

2.5D 封裝：2008 年，賽靈思將其大型 FPGA 劃分為四個良率更高的較小芯片，并將這些芯片 連接到硅中介層，2.5D 封裝由此誕生，并最終廣泛用于高帶寬內存（HBM）處理器集成。2.5D 封裝通常將兩個或多個芯片并排放置，并通過中介層將一個芯片連接到另一個芯片，該技術 需要精確控制中介層的制作和芯片的放置精度，以確保連接的可靠性和穩定性。借助 2.5D 先 進封裝技術，把內存，GPU 和 I/O 集成在一塊基板上，拉近它們與處理器的距離，提升傳輸 帶寬，不僅可以節省能耗與成本，還可以提升計算效率。借助硅中階層和 TSV 技術，采用先 進封裝的芯片之間能產生更快的數據輸入和輸出。根據估計，使用先進封裝技術封裝的應用 處理器和存儲器芯片將減少約 30％或 40％的面積，傳輸速度比使用舊技術封裝的芯片快兩 到三倍，可節省高達 40％或更多的功耗。 其中有兩個關鍵技術要為我們所熟知。（1）硅通孔技術(TSV-Through Silicon Via)：它是 一項高密度封裝技術，正在逐漸取代目前工藝比較成熟的引線鍵合技術，被認為是第四代封 裝技術。TSV 技術通過銅、鎢、多晶硅等導電物質的填充，實現硅通孔的垂直電氣互連。（2） 硅中介層（Silicon Interposer)：中介層是一種由硅和有機材料制成的硅基板，是先進封裝 中多芯片模塊傳遞電信號的管道。一層薄薄的中介層被加入基底和 Die 之間，起到承上啟下 的作用；借助硅中介四通八達的通道，多個 Die 可以自由地組合在一起，就像一個巨型的地 下交通樞紐。

3D：3D 集成技術作為 2010 年以來得到重點關注和廣泛應用的封裝技術，它起源于快閃存儲 器(NOR/NAND)及 SDRAM 的疊層封裝，可以實現不同類型芯片的異質集成，目前在存儲芯片 上已有較多應用。3D 封裝的原理是在芯片制作電晶體（CMOS）結構，并且直接使用硅穿孔來 連結上下不同芯片的電子訊號，以直接將記憶體或其他芯片垂直堆疊在上面。此項封裝最大 的技術挑戰是，要在芯片內直接制作硅穿孔困難度極高。由于 3D 封裝在單個封裝內垂直堆 疊半導體元件，因此具有尺寸小、重量輕等優點.目前 3D 堆疊封裝技術已進入 AI/ML、HPC、 數據中心、CIS、MEMS/傳感器領域。 近二十年來，3D 封裝沿著封裝堆疊及 IC 裸芯片焊接（鍵合）技術方向經歷了三個重要的技 術工藝階段：絲焊技術工藝、倒裝芯片技術工藝和通孔技術工藝，其中通孔技術工藝中的 TSV 技術被稱為第四代封裝技術。3D 集成技術作為 2010 年以來得到重點關注和廣泛應用的封裝 技術，通過用 3D 設備取代單芯片封裝，可以實現相當大的尺寸和重量降低。這些減少量的大 小部分取決于垂直互連密度和可獲取性（accessibility）和熱特性等。與傳統封裝相比，使 用 3D 技術可以實現 40～50 倍的尺寸和重量減少。